FPGA ist nicht gleich FPGA und ein bestehender Kern muss erst auf eine andere FPGA-Familie portiert werden. Mit dem zeST-Projekt kommt die Xilinx Zync-7000 Familie nun in den Genuss einer ST/E-Nachbildung. Die CPU-Nachbildung basiert dabei auf der freien fx68k-Implementation des 68000er. Eine komfortable Oberfläche fehlt zeST noch, gebootet wird er über ein Setup-Programm via Linux.
Entwickler François Galea nutzt das Projekt, um VHDL zu lernen. Über Fortschritte will er auf Twitter informieren.
Die Zync-7000-Familie kombiniert einen FPGA-Chip mit einer Dual-Core 32-Bit ARM-CPU und diversen Hardware-Controllern.
